В статье предлагаются улучшения аппаратной реализации кусочно-полиномиальной аппроксимации в полупроводниковых устройствах. Предлагается новая оценка ошибки интерполяции полиномами малой степени с поточечными ограничениями на равноотстоящих узлах. Предлагается метод уменьшения размера таблиц и почти оптимальной квантизации коэффициентов с использованием межсегментных ограничений и смешанного целочисленного программирования, обеспечивающий заданную точность аппроксимации. Демонстрируется 60 % сокращение размера таблиц по сравнению с методом без использования межсегментных ограничений. Результаты логического синтеза полупроводниковой схемы демонстрируют существенное влияние уменьшения размера таблиц на площадь устройства.

An improvement to the piecewise polynomial approximation in hardware is proposed. A new error bound is given for the low-order polynomial interpolation with pointwise constraints ona uniform grid. A method of table size reduction and near optimal quantization of coefficients using intersegment constraints and mixed integer programmingwith guaranteed accuracy is proposed.A case study shows up to 60% table size reduction compared to unconstrained polynomials. Gate level RTL synthesis shows that table reduction has noticeable impact on the design area.