В статье предлагаются улучшения аппаратной реализации кусочно-полиномиальной аппроксимации в полупроводниковых устройствах. Предлагается новая оценка ошибки интерполяции полиномами малой степени с поточечными ограничениями на равноотстоящих узлах. Предлагается метод уменьшения размера таблиц и почти оптимальной квантизации коэффициентов с использованием межсегментных ограничений и смешанного целочисленного программирования, обеспечивающий заданную точность аппроксимации. Демонстрируется 60 % сокращение размера таблиц по сравнению с методом без использования межсегментных ограничений. Результаты логического синтеза полупроводниковой схемы демонстрируют существенное влияние уменьшения размера таблиц на площадь устройства.

An improvement to the piecewise polynomial approximation in hardware is proposed. A new error bound is given for the low-order polynomial interpolation with pointwise constraints ona uniform grid. A method of table size reduction and near optimal quantization of coefficients using intersegment constraints and mixed integer programmingwith guaranteed accuracy is proposed.A case study shows up to 60% table size reduction compared to unconstrained polynomials. Gate level RTL synthesis shows that table reduction has noticeable impact on the design area.

В статье рассматривается метод реализации конвейерного вычисления БПФ по смешанному основанию на многобанковой памяти с дополнительными ограничениями. На основе рассмотренного метода предлагаются новые аппаратные архитектуры вычисления БПФ. Параллельное вычисление «бабочек» в стадиях с меньшим основанием позволяет существенно ускорить вычисления по смешанному основанию. Архитектура на основе однопортовой памяти позволяет реализовать некопирующую стратегию вычислений на библиотеках элементов без многопортовой памяти, обеспечивая уменьшение используемой памяти в 2 раза. Самоупорядочивающая архитектура позволяет использовать перекрывающиеся операции загрузки и выгрузки данных, обеспечивая уменьшение задержки вычислений до 30%. Также рассматривается архитектура, комбинирующая оба этих свойства.

A method of implementing in-place continuous-flow mix-radix FFT on multibank memory with additional constraints is investigated. Using this method four novel FFT architectures are proposed. Parallel butterflies in small radix stage allow substantial speed-up for mixed radix FFT. The single-port memory architecture provides in-place strategy for libraries without dual-port memory, effectively reducing memory requirement by 50%. Self-sorting architecture allows using overlapped I/O for natural order FFT reducing initiation interval up to 30%. A combined approach is also proposed.